Processadores Superescalares -Avançando na exploração de paralelismo entre instruções

CES-25 – Arquiteturas para Alto Desmpenho Prof. Paulo André Castro

pauloac@ita.br

Sala 110 – Prédio da Computação www.comp.ita.br/~pauloac

IEC - ITA

Instruction Level Paralelism (ILP)

- Pipelining cria uma barreira teórica de CPI(Clock por instrução) igual a 1,0.
 - Sem pipeline, há muita ociosidade e ineficiência:

AR					11					12					13	
EX				11					12					13		
00			11					12					I3			
DI		11					12					I3				
RI	11					12					I3					
					5					10					15	

Com pipeline, sem instruções de desvio e sem dependências entre operandos, o ganho pode ser igual a 5.

AR					11	I2	I3	I 4	15	I6	17	18	I9	I10	111	
EX				11	I2	I3	I 4	15	I6	17	18	I9	I10	I11		
00			Il	12	I3	I 4	15	I6	17	18	19	I10	I11			
DI		11	I2	13	I 4	15	I6	17	18	19	I10	111				
RI	11	I2	I3	I 4	I5	I6	17	18	I9	I10	I11					
					5					10					15	

Limites do Pipelining

 CPI real = CPI teórico + atrasos estruturais + atrasos por dependência de dados + atrasos por desvios


- CPI teórico em pipeline é aproximadamente 1
 - Logo CPI real >1.
- Como poderia ser alterada a cpu para obtermos CPI < 1 ? Idéias ?


Como avançar na exploração do paralelismo entre instruções

Pipeline



- Super-pipeline
 - Aprofundar o pipeline, fazendo com que as fases clássicas levem vários ciclos
- Superescalar
 - Linhas de execução em paralelo
 - Novas dependências
- VLIW
 - Cada "pacote", especifica várias instruções






Superpipeline (MIPS R4000)

- 8 stage pipeline:
 - IF-first half of fetching of instruction; PC selection happens here as well as initiation of instruction cache access.
 - IS-second half of access to instruction cache.
 - RF-instruction decode and register fetch, hazard checking and also instruction cache hit detection.
 - EX-execution, which includes effective address calculation,
 ALU operation, and branch target computation and condition evaluation.
 - DF-data fetch, first half of access to data cache.
 - DS-second half of access to data cache.
 - TC-tag check, determine whether the data cache access hit.
 - WB-write back for loads and register-register operations.
- 8 stages & impact on Load delay? Branch delay? Why?

Avaliação (MIPS R4000)

- Not ideal CPI of 1:
 - Load stalls (1 or 2 clock cycles)
 - Branch stalls (2 cycles + unfilled slots)
 - FP result stalls: RAW data hazard (latency)



Em busca de CPI menor que 1

- Superescalar:
 - Instruções ordenadas por compilador ou por hardware (algoritmo de Tomasulo)
 - PowerPC, Sun SPARC, Cell Be (Playstation...), x86, etc.
- Very Long Instruction Word (VLIW):
 - Instruções organizadas em pacotes pelo compilador.
 - Bastante utilizada em sistemas embutidos
 - Chamado de EPIC pela Intel. Ex.: Itanium

Avançando em ILP

- Mesmo em processadores RISC necessariamente há instruções com tempos de execução muito diferentes. Exemplos:
 - soma de inteiros (add) e
 - divisão de ponto flutuante (DIV.D)
- Qual o problema?

Qual a Solução?


Avançando em ILP

- Permitir mais de uma instrução entrar na fase de execução
 - Emissão em ordem
 - Tempos diferentes de execução
 - Logo, possível conclusão fora de ordem

Execução Fora de Ordem

- Exemplo:
 - DIV.D F0,F2,F4
 - ADD.D F10,F0,F8
 - SUB.D F12,F8,F14
 - Problema: ?
 - SUB é atrasada
- Solução: Executar SUB.D antes de ADD.D

Dependências WAW e WAR e Conclusão de Execução Fora de Ordem



Problemas no Escalonamento Dinâmico

- Exemplo 2:
 - I1: DIV.D F0,F2,F4
 - I2: ADD.D F6,F0,F8
 - I3: SUB.D F8,F10,F14
 - I4: MUL.D F6,F10,F8
- Dependências?
- Executar na ordem: I1,I3,I2,I4 diminui atrasos.
 Problemas?
- Como resolver?

Solução para Dependências Falsas

- Requisito: Permitir execução fora de ordem, sem mudar o resultado do programa
- Renomear registradores para evitar falsas dependências (WAW e WAR)
- Exemplo (WAW):
 - MUL.D R1,R2,R3
 - ADD.D R2, R1,R3
 - SUB.D R1,R4,R5
- Solução:
 - MUL.D R1,R2,R3
 - ADD.D R2, R1,R3
 - SUB.D R5,R4,R5 (Substituir R1 por R5, isto é, outro registrador não utilizado (não lido) até seu próximo ponto de gravação)

Requisitos para Solução

- Exemplo (WAR):
 - MUL.D R1,R2,R3
 - ADD.D R6,R1,R2
 - SUB.D R3,R4,R5
 - **—**
 - ADD.D R9,R4,R3
- Solução:
 - MUL.D R1,R2,R3
 - ADD.D R6,R1,R2
 - SUB.D R8,R4,R5 (Substituir R3 por R8, isto é outro registrador não utilizado (não lido) até seu próximo ponto de gravação)
 -
 - ADD.D R9,R4,R8

Requisitos para Solução

 Identificar instruções sem dependências e permitir que ultrapassem instruções com dependências

 Identificar e Bloquear instruções com dependências de dados ou dependências estruturais

Manter o pipeline o mais eficiente possível

Métodos de Solução


Software

- Com grandes conjuntos de registradores, o compilador pode eliminar perigos WAR e WAW através de renomeação
- Eventualmente pode usar "moves" entre registradores
- Erros (ou omissão) no compilador podem levar a baixa eficiência do processador!!!

Hardware

- Não tem como observar instruções à frente, mas consegue eliminar dependência em relação a registradores
- Scoreboard
- Algoritmo de Tomasulo

Tomasulo



Informações de Controle

Estações de Reserva

- Op: código da operação
- Qj,Qk : Estações de reserva que produzirão o operando
- Vj,Vk : O valor dos operandos de origem, apenas um valor entre
 V e Q é valido. Em instruções de carga, guarda o endereço
- A : Usado para guardar informações sobre cálculo de endereços
- Busy: Indica se a estação de reserva está sendo usada ou não

Registradores

 Qi: O número da estação de reserva que irá gerar o resultado, se zero o valor do registrador é o valor correto

Exemplo de aplicação com Tomasulo

- Instruções
 - -L.D F6,34(R2)
 - -L.D F2,45(R3)
 - MUL.D F0,F2,F4
 - SUB.D F8,F2,F6
 - DIV.D F10,F0,F6
 - ADD.D F6,F8,F2

Exemplo Tomasulo – Instante 1

						Status de i	nstrução		
Instrução	0			Emitir		Execu	itar	Grav	ar resultado
L.D	F6,34(R2)			√					
L.D	F2,45(R3)			√					
MUL.D	F0,F2,F4								
SUB.D	F8,F2,F6								
DIV.D	F10,F0,F6								
ADD.D	F6,F8,F2								
					Estações de	reserva			
Nome	Busy	Ор	Vj	Vk		Qj	Qk		Α
Load 1	sim	Load							34 + Regs[R2
Load2	sim	Load							15 + Regs R3
Add1	não								
Add2	não								
Add3	não								
Mult1	não								
Mult2	não								
					Status de re	egistrador			
Campo	FO	F2	F4	F6	F8	F10	F12		F30
Qi		Load2		Load2					

Exemplo Tomasulo - Instante 2

						Status de in:	strução		
Instruçã	áo		· ·	Emitir		Execut	ar	Grav	ar resultado
L.D	F6,34(R2)			√		√			V
L.D	F2,45(R3)			√		√			
MUL.D	F0,F2,F4			√ .					
SUB.D	F8,F2,F6			√					
DIV.D	F10,F0,F6			√					
ADD.D	F6,F8,F2			1					
				E:	stações de	reserva			
Nome	Busy	Ор	Vj	Vk		Qj	Qk		A
Load 1	não								
Load2	sim	Load							45 + Regs[R3
Add1	sim	SUB		Mem[34 + Re	gs[R2]]	Load2			
Add2	sim	ADD				Add1	Load2		
Add3	não								
Mult1	sim	MUL		Regs[F4]		Load2			
Mult2	sim	DIV		Mem[34 + Re	gs[R2]]	Mult1			
				St	atus de re	gistrador			
Campo	FO	F2	F4	F6	F8	F10	F12		F30
Qi	Mult1	Load2		Add2	Add1	Mult2			

Estados das Instruções


Estado de Instrução	-	Esperar até	Ação ou contabilidade
Emitir	Operação de FP	Estação r vazia	<pre>if (RegisterStat[rs].Qi≠0) {RS[r].Qj ← RegisterStat[rs].Qi} else {RS[r].Vj ← Regs[rs]; RS[r].Qj ← 0}; if (RegisterStat[rt].Qi≠0) {RS[r].Qk ← RegisterStat[rt].Qi else {RS[r].Vk ← Regs[rt]; RS[r].Qk ← 0}; RS[r].Busy ← yes; RegisterStat[rd].Qi=r;</pre>
	Load ou Store	Buffer r vazio	<pre>if (RegisterStat[rs].Qi≠0) {RS[r].Qj ← RegisterStat[rs].Qi} else {RS[r].Vj ← Regs[rs]; RS[r].Qj ← 0}; RS[r].A ← imm; RS[r].Busy ← yes;</pre>
	Load somente		RegisterStat[rt].Qi=r;
	Store somente		<pre>if (RegisterStat[rt].Qi≠0) {RS[r].Qk ← RegisterStat[rs].Qi} else {RS[r].Vk ← Regs[rt]; RS[r].Qk ← 0};</pre>
Executar	Operação de FP	(RS[r].Qj = 0) e (RS[r].Qk = 0)	Calcular resultado: operandos estão em Vj e Vk
•		RS[r].Qj = 0 & r é o início da fila de carga-armazenamento	$RS[r].A \leftarrow RS[r].Vj + RS[r].A;$
	Load etapa 2	Load etapa 1 concluída	Ler de Mem[RS[r].A]
Gravar Resultado	Operação de FP ou Load	Execução concluída em r e CDB disponível	<pre>∀x(if (RegisterStat[x].Qi=r) {Regs[x] ← result; RegisterStat[x].Qi ← 0}); ∀x(if (RS[x].Qj=r) {RS[x].Vj ← result;RS[x].Qj ← 0}); ∀x(if (RS[x].Qk=r) {RS[x].Vk ← result;RS[x].Qk ← 0}); RS[r].Busy ← no;</pre>
	Store	Execução concluída em r e RS[r].Qk = 0	<pre>Mem[RS[r].A] ← RS[r].Vk; RS[r].Busy ← no;</pre>

Instante 2 - Tomasulo

						Status de instr	ução					
Instrução			and a or year.	Emitir	ornales.	Regs[F4] Mem[34 + Regs[R2]] Mult1 tatus de registradores F8 F10 F12 F.	r resultado	Y.				
L.0 F	5,34(R2)			٧	Was and the	√			4			
L.D F	2,45(R3)		Variety of the	V	1900	1	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	gentrama.	√	X		
MUL.D FO),F2,F4	and a second		1	al absorbed	1	es RAVI oppo	CH/III	ed, mag	3		
SUB.D FE	3,F2,F6	Control Activities	man Silver	V	works to have	٧	Change I	030	√			
DIV.D F	10,F0,F6	11 80030	en es ebios	٨	ought ionen	uraubym	alo othercon	ab maring	110			
ADD.D FO	, F8, F2			√ √ √ √ √ √ Vk 1(45 + Regs[R3]) Regs[F4]		ogs it og	√					
				briseur	Estações o	le reserva	Military Carl	and such re-	Name of	200		
Nome	Busy	Ор	V	are read at	Vk	naneokuu	Qj	Qk		1		
Load1	não	the second	alesti una cela	dos JIKW	a WAW seg	traccourt ner	omen, augu	rqer sheup	-6.18			
Load2	não	ILEY HT			Market St. N	ingstage)	n service La		Tall Did No			
Add1	não	ATTEN A	mount of the	entitle r em	opplied states	mingse stico	ma veidueze	1717 1101	regular a	I		
Add2	não	PACHE.		THE REAL PROPERTY.	basif cruasa	RYALDED EX	or Augusted has	MARKET NEWS				
Add3	não			0.13(1)1.4(1)	ON HORY BUILDY	o attended mile	200	The state of the s				
Mult1	sim	MUI.	Mem[45 + Res	gs[R3]]	Regs[F4]							
Mult2	sim	DIV		M-in	Mem[34 +	Regs[R2]]	Mult1	Male Post				
Bar		CHIEF .	PARTIE N	A supplie	Status de re	gistradores						
Campo	FO	F2	F4	F6	F8	F10	F12		F30	ì		
Qi	Multl	Land of	Ser also at a			Mult2						

Fonte: Hennessy & Patterson, pg. 140. Erro no Livro: F0 (e não F2) será gravada por Mult1

Tomasulo e Desvios



Linearização de Loops no Algoritmo de Tomasulo

- Considerando o código abaixo para multiplicar elementos de um vetor por um escalar em F2, como ele seria executado considerando desvios seguidos
- Loop:
 - L.D F0,0(R1)
 - MUL.D F4,F0,F2
 - S.D F4, 0 (R1)
 - ADDI R1,R1,-8 ; R1= R1 -8
 - BNE R1,R2,Loop ; desvia se R1≠ R2

Linearização de Loops

					Status	de instrução			
Instrução		Da	iteração		Emitir	Ex	ecutar		Gravar resultado
L.D FO	,0(R1)		1		4		√		
MUL.D F4	,F0,F2		1		√				
S.D F4	,0(R1)		1		√				
L.D FO	,0(R1)		2		√		\checkmark		
MUL.D F4	,F0,F2		2		√				
S.D F4	,0(R1)		2		√				
					Estações de	reserva			
Nome	Busy	Ор		Vj	Vk	Qj		Qk	А
Loadl	sim	Load	l						Regs[R1] +
Load2	sim	Load	l						Regs[R1] -
Add1	não			,					
Add2	não								
Add3	não								
Mult1	sim	MUL			Regs[F2]	Loadl			
Mult2	sim	MUL	-		Regs[F2]	Load2			
Storel	sim	Store	2	Regs[R1]				Mult1	
Store2	sim	Store	2	Regs[R1] - 8		Mult2			
				5	Status de regis	strador			
Campo	F0	F2	F4	F6	F8	F10	F12		F30
Qi	Load2		Mult2						

Sumário Tomasulo

- Permite conclusão fora de ordem, mas com emissão em ordem
 - Permite reduzir atrasos causados por diferenças de tempo de execução entre instruções
- Elimina perigos WAR e WAW através da Renomeação de registradores (estações de reserva)
- Bloqueia instruções devido a perigos RAW
- Permite a linearização de Loops, mesmo sem execução especulativa!!!